● news.bsdnet.hu

Szerző: Koi Tamás 2026. június 26. 13:36 A chipgyártás során az elmúlt évtizedekben alkalmazott tranzisztorméret-skálázódás mára közel jár a fizikai határaihoz, a tervezőknek ezért új módszerekhez kell nyúlniuk ahhoz, hogy a tranzisztorsűrűséget - ezzel párhuzamosan a számítási teljesítményt - növeljék. Ezen a téren számol be jelentős áttörésről az IBM, mely csütörtökön bemutatta az első, "sub-1 nanométeres" technológiával készült chipjét, mely technológiai értelemben a fizikai korlátok miatt valójában nem 1 nanométer alatti gyártástechnológiával készült (pontosabban fog készülni), ugyanakkor teoretikusan akkora számítási teljesítményre képes, melyet egy ilyen chip képes lenne nyújtani. Ehhez az IBM mérnökei az igazi áttörésnek számító NanoStack architektúrát vetették be, mellyel a tranzisztorokat (egy NFET és egy PFET réteget) egymás tetejére, függőlegesen eltolva helyezték el. Ennek köszönhetően a tranzisztorok elülső és hátulsó oldala egymástól függetlenül kaphat tápellátást és jelet, ráadásul a különböző rétegekben eltérő anyagkombinációkat is használhatnak. A technológiára már sikerült működő, validált prototípust is építenie az IBM-nek, melynél egy körömnyi méretű lapkára a NanoStack segítségével csaknem százmilliárd tranzisztort zsúfoltak be - ez csaknem kétszerese az IBM 2021-ben bemutatott, azóta iparági szabványként használt 2 nm-es technológiájával elérhető értéknek. Az IBM szerint az új technológia ez utóbbihoz képest azonos fizikai méret mellett 50 százalékkal nagyobb számítási teljesítményt, vagy ugyanazon teljesítményszint mellett 70 százalékkal kisebb energiafogyasztást ígér. A NanoStack emellett az AI-chipekhez kapcsolt SRAM-cellák esetében is jelentős áttörést hozhat, ahol 40 százalékos sűrűségnövekedés (méretcsökkenés) érhető el az IBM 3D-technológiájával, mely feloldja a mostani, fizikai méretekből fakadó korlátot. A tömeggyártás a cég várakozásai szerint legkorábban 5 év múlva indulhat el az új technológiával.